FPGAエクストリーム・コンピューティング第5回が終わりました #fpgax
FPGAエクストリーム・コンピューティング第5回、今回もニフティでの開催でした。
- イーツリーズ・ジャパン 船田悟史さん：FPGAにネットワーク処理を実装してきた話と、これからの話
- @marsee101さん：ラプラシアンフィルタをZedBoardで実装（ソフトウェアからハードウェアにオフロード）
- @shtaxxxさん：PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク
- テクノロジージョイント 鈴木さん：Solarflare Application Onload Engine (AOE) 製品概要と開発キット(FDK)の紹介
イーツリーズ船田さんのFPGAによるTCP/IP実装の話、そのルーツはアマ無線のTCP通信とは！ TCPの動きを音で理解したってエピソードはたいへんうらやましく思いました。TCP実装の詳細のところ、私はustの不調でどたばたしててちゃんと聞けてなくてとても残念。。しかしイーツリーズさんはベイエリアやNYCに進出すればあっという間に高値で買収されてもおかしくないオンリーワンなバリューがあると思います。
marseeさんのラプラシアンフィルタ実装事例は、ソフト実装とハード実装の詳細とその比較や、Vivado HLSによる高位合成の生産性の高さと可能性について、実例をもって示されていたとても貴重な発表でした。LinuxとFPGAのつなぎのところ、難しくて理解できてませんが、しかしたいへん興味深いポイントです。この辺りをちゃんと理解してソフト・ハード協調実装をトライしてみたい。
高前田さんのPyCoRAM、メモリアクセスを抽象化して、メモリ制御はPythonによる高位合成で書き、演算の部分はHDLで書く、という住み分けになるほど〜〜と唸りました。実際、私のような素人からするとバスだのDDRだののI/O部分の理解と実装がハードル高そうに思えるので、そのあたりだけを高位合成でお任せできるのは魅力的。一方で、演算の部分はやっぱりHDLで細粒度の並列性を記述したい。いいですねこれ！
鈴木さんにはSolarflareの概要を説明いただきました。印象としてはFPGA搭載NICの延長線にある製品で、現状ではネットワークキャプチャ等の応用が主なようすです。今後おそらく国内でも金融向け等の事例が増えそうで、どのような使われ方がしていくのか興味深いところです。プロジェクターの接続がうまくいかずご迷惑をお掛けしました。。
本当は最後にきしださんの高位合成ツールのお話を予定してましたが、プロジェクターのトラブルもあって時間切れとなってしまいました。ぜひ次回、お願いしたいと思います。申し訳ありませんm(__)m
まとめなど
なんだかustが調子よくなかった。。
会計など
次回も1000円でいけるかも。
- 前回繰越：33436円
- ピザ＆ビール：55890円＋9750円＝65640円
- 集金：54000円
- 次回繰越：21796円
今回もニフティの岡田さんに夜遅くまでたいへんお世話になりました。また、ピザ＆ビールの準備と集金ではharukoさんにお手伝いいただきました。ありがとうございます！！m(__)m
